第十五期华进论坛邀请函

2018-09-10

  为推动我国先进封装技术水平,促进与业界的合作与交流,华进半导体于2013年2月28日创办华进论坛。华进论坛每年不定期举办,主要邀请国内外知名学者、半导体制造/封装企业高管、国内外封装材料/装备/测试专家,共同就我国先进封装技术及材料/装备/测试/质量开展交流与探讨,推动我国先进封装产业的发展。

  第十五期华进论坛定于本月21日在华进六楼举办,活动免费公开,欢迎业界同仁报名参加,具体安排如下:

时间:2018年9月21日(周五)8:30-17:15
地点:华进半导体6楼培训室(无锡新吴区菱湖大道200号D1栋六楼)
议程:



*以上为活动初拟议程,根据实际情况调整,请以现场为准!

报名方式:

  方式一:

  

  方式二:
  通过活动行链接报名:http://t.cn/RFgg3pF


报名费用:免费 

截止日期:2018年9月18日

华进联系人:张晓芸 0510-66679351, xiaoyunzhang@ncap-cn.com 

其他事项:

  如需住宿,请自行预定酒店,报“华进半导体”享受协议价,费用自理。协议酒店清单如下: 


附件:
  
1. 部分嘉宾介绍
2. 请点击下载报名表



1. Fan-Out wafer/Panel-Level Packaging


Biography: 
John H. Lau With more than 39 years of R&D and manufacturing experience in semiconductor packaging, he has published more than 470 peer-reviewed papers, 30 issued and pending US patents, and 19 textbooks. John received many awards and is an elected ASME Fellow, IEEE Fellow, and IMAPS Fellow.  

Abstract: 
The recent advances and trends of the following topics will be discussed. All the information is in the past 3 years.
CONTENTS:
 
(1) Introduction
(2) Fan-out Wafer/Panel-Level Packaging Formations 
Chip-first (die face-down) 
Chip-first (die face-up) 
Chip-last (RDL-first) 
(3) RDL Fabrications: 
Polymer + ECD Cu/Etching 
Photosensitive Polymer + ECD Cu/Etching
PECVD + Cu-damascene/CMP
Hybrid RDLs 
(4) TSMC InFO-WLP and InFO-PoP
(5) Samsung FO-PLP and FO-WLP
(6) Temporary Carriers: Wafer vs. Panel 
(7) Notes on Dielectric, EMC, and Compression Molding 
(8) Examples: 
Amkor's SWIFT 
Amkor's SLIM with FOWLP 
SPIL's FOWLP with Hybrid RDLs 
STATS ChipPac’s FOWLP PoP for Application Processor
STATS ChipPac's FOFC eWLB 
ASE's FOCoS 
TSMC’s 3D Stacking with FOWLP
IMEC’s 3D Stacking with FOWLP and Bridge
(9) 3D IC Heterogeneous Integration and SiP with FOWLP
(10) FOW/PLP Trends

2. Fan-Out Wafer/Panel-Level Packaging Marketing Introduction

Biography:

Santosh Kumar is currently working as Director Packaging, Assembly & Substrates, within the Semiconductor & Software division at Yole Développement (Yole). He worked as senior R&D engineer at MK Electron Co. Ltd where he was engaged in the electronics packaging materials development and technical marketing. His main interest areas are advanced electronic packaging materials and technology including TSV and 3D packaging, modeling and simulation, reliability and material characterization, wire bonding and novel solder materials and process etc. He received the bachelor and master degree in engineering from the Indian Institute of Technology (IIT), Roorkee and University of Seoul respectively. He has published more than 20 papers in peer reviewed journals and has obtained 2 patents. He has presented and given talks at numerous conferences and technical symposiums related to advanced microelectronics packaging.


3. 高速电路电磁兼容分析和设计

个人介绍: 

魏兴昌,教育部新世纪优秀人才,浙江大学信息与电子工程学院教授,IEEE Senior Member。研究领域为电磁兼容分析、测试以及电磁算法研发。由于在微波混响室方面的研究成果获得新加坡工程协会颁发的“2007年度卓越工程成就奖”。发表一本英文专著(Modeling and Design of Electromagnetic Compatibility for High-Speed Printed Circuit Boards and Packaging. CRC Press, 2017.)和30多篇IEEE Transactions 论文,曾担任2010年(新加坡)IEEE Electrical Design of Advanced Packaging and Systems技术程序委员会共同主席(TPC Co-Chair)、2012年、2018年(新加坡)IEEE Asia-Pacific International Symposium on Electromagnetic Compatibility程序委员会主席(Program Chair)和技术论文共同主席(Technical Paper Co-Chairs)等,以及多个国际电磁兼容会议的技术程序委员会委员(TPC Member),并组织多次国际会议Special Session,指导学生获得多个国际会议学生论文奖。

摘要:
自动驾驶、高性能计算、5G通信、人工智能等,使得高速、高密电子设备全方位渗透入军事、生产与生活。相关电路的工作频率不断刷新,其高次谐波已达数百GHz,导致元器件尺寸与电磁波长相比拟。这些使得PCB板级、封装级和芯片级的电磁环境变得十分复杂,有害电磁耦合和辐射十分严重。因此,电磁兼容分析和设计成为高速电路设计中最具有挑战性的部分。
高速电路的电磁兼容问题可以分为信号完整性(Signal Integrity,SI)、电源完整性(Power Integrity,PI)和电磁干扰(Electromagnetic Interference,EMI)。本报告重点介绍本团队在这三个问题上积累的研究成果,包括:

1. 封装级信号和电源完整性
从电磁理论出发,研发了硅通孔阵列的散射矩阵电磁建模方法;封装基板的网格状电源配送网络的电磁建模方法。
2. 近场电磁扫描
近场电磁扫描成为目前企业界分析其产品电磁干扰的主要工具,将介绍近场扫描技术在电磁干扰诊断中的最新研究结果,重点讨论基于近场扫描的噪声源建模技术。
本报告从电磁场的角度,深入分析高速电路各种电磁干扰背后的电场和磁场原因,并探究解决方案。企业界对高速电路的电磁兼容分析和设计一直有很强的需求,本报告内容主要基于和企业多年合作的研究结果。
 
4. TBD
个人介绍:

孙鹏博士,华进半导体封装先导技术研发中心有限公司技术总监、技术导入部部长。2004-2007年瑞典查尔姆斯理工大学攻读博士学位。毕业后加入香港应用科技研究院(ASTRI)担任高级工程师,2010年加入星科金朋(STATSChipPAC)担任主任工程师,经理。2012年加入华进半导体封装先导技术研发中心有限公司,现主要负责客户新产品的设计、制造和量产导入工作,已面向产业链上下游十余家客户,包括中国前十大IC设计公司,取得了良好的社会效益和经济效益。并参与科技部的国家科技重大专项,担任《高密度三维系统集成技术开发与产业化-关键共性技术开发与平台建设》课题组长,负责单项工艺开发与成套工艺建立,打通WLCSP、Bumping、FCCSP封装等成套工艺,并实现了稳定的小批量量产服务。在国内外期刊、会议以第一作者/通讯作者身份已发表论文20篇,其中已被SCI,EI检索10篇以上。获得美国授权发明专利3项,中国授权发明专利25项;参编译著《无铅焊料互联及可靠性》一本。