11月9日先进封装产业协同创新论坛嘉宾报告先睹为快

2018-10-25

  先进封装产业协同创新论坛暨第五届华进开放日将于2018年11月9日在无锡铂尔曼举行。活动由国家集成电路封测产业链技术创新战略联盟主办,华进半导体封装先导技术研发中心有限公司和无锡苏芯半导体封测科技服务中心承办,由ULVAC(爱发科)、JSR株式会社、北京北方华创微电子装备有限公司倾情赞助。

  华进半导体,作为国家封测联盟共性技术研发中心,江苏省产业技术研究院半导体封装技术研究所,每年定期举行“华进开放日”活动,旨在促进业界的合作与交流,提高我国封测企业在国际市场的竞争力。该活动已成功举办了四届,曾邀请到无锡市政府、中国工程院院士、中科院外籍院士、02专项总师、江苏省产业技术研究院、无锡科技局、国家封测联盟、新区科技局等领导到会演讲与发言,在行业内得到了一致的欢迎与肯定。

  欢迎业界同仁报名参加,与来自行业知名企业的技术专家和企业高管共话先进封装产业。

活动安排如下:

● 活动名称:
先进封装产业协同创新论坛暨第五届华进开放日
● 主办单位:
国家集成电路封测产业链技术创新战略联盟
● 承办单位:华进半导体封装先导技术研发中心有限公司、无锡苏芯半导体封测科技服务中心
● 赞助单位:ULVAC(爱发科)、JSR株式会社、北京北方华创微电子装备有限公司
● 媒体支持:摩尔精英、芯师爷、半导体行业联盟、半导体圈、半导体智库
● 活动时间:2018年11月9日(星期五)8:00-18:00
●  活动地点:无锡新湖铂尔曼大酒店(无锡新吴区和风路30号)
● 活动议程:


注:演讲内容及顺序请以最终发布的活动议程为准。



● 部分嘉宾介绍及报告摘要

1. ADVANCED SEMICONDUCTOR PACKAGING MARKET AND DEVELOPMENT TRENDS

嘉宾介绍:

Shiuh-Kao Chiang has a B.Sc., M.S., Executive M.B.A., and aPh.D. in Ceramic Engineering from Ohio State University. Shiuh-Kao’s pastexperience includes material characterization, new product and processdevelopment, R&D management and technical marketing.  Shiuh-Kao holds several patents, awards, andpublications in electronic material, packaging, and processing areas. He joinedPrismark in February 1998.

Dr. Shiuh-Kao Chiang is responsible for thedevelopment of Prismark’s business in Asia, as well as the management ofresearch projects and services in Japan, Taiwan, China, Korea, Singapore, andother Asian countries. Over the past 20 years, Prismark has developed businessand service relationships with most of the leading electronics, semiconductor,packaging, assembly, PCB and material companies in Asia. In addition, Prismarkhas also extended its services to leading financial institutions to assisttheir investments in Asia.

报告摘要:

Packaging is a crucial process step in semiconductordevice fabrication. For the past decade, the semiconductor packaging industryhas achieved significant technological breakthroughs. Advanced packagingtechnologies such as flip chip assemblies, fan-out packages, System-in-Package(SiP) heterogeneous integration, and embedded substrates have all enteredvolume production and enhanced and expanded the functionality of advancedelectronics systems. Over the next decade, the strict performance demands of 5Gwireless technologies and advanced AI applications such as autonomous drivingwill create new challenges for the semiconductor packaging industry. Advancedpackaging solutions that can meet increasingly tight fine-pitch interconnectrequirements and support 2.5D/3D assemblies will likely be the winning choicesto enable faster data processing and higher signal integrity in semiconductordevices. In this presentation, current and emerging packaging technologies willbe reviewed, and their market implications will be discussed.

2. SiP Market Trend & Enabling Technologies
嘉宾介绍:


Rebecca(LZ)chen obtained Ph.D degree of particle physics from Nanjing University and is VP of JCET group sales management. Prior to current position,Dr. Chen had been working as General Manager in MISpak Corp. which is spun off from JCET. Before working in Mispak, Dr. Chen was General Manager of material business Unit in JCET. Dr. Chen also held several management positions such as director of corporate R&D center in JCET responsible for MIS material & packaging technology development, director of project management responsible for government-funded project management in JCET and so on. Additionally, Dr. Chen is associate general secretary of NAAT and CSIA IC chapter. She is one of the authors of book" Chinese technology roadmap of IC packaging and test industry chain" and holds over 20 patents, published several papers and gave talks in ICEPT, Semi CSTIC conferences and so on.

报告摘要:

Nowadays the IC end use market has been becoming more and more diversified and a wide range of applications have entered into reality such as AR, VR, autonomous driving, IOT and so on. These much smarter applications require more functional integration whereas more demanding cost. SiP with many options to different integration needs fit present multi-functional and high performance IC packaging demand very well. This presentation will give a brief description on IC end use market and SiP market trend and then several key technologies to enable the SiP packaging are presented in detail.

3. 浅谈系统级封装(SiP)的不同应用和发展
嘉宾介绍:
沈健在半导体行业工作超过15年,在半导体相关器件和工艺方面拥有丰富研发及大规模生产经验。 2016年加入汇顶科技至今,沈健领导参与了第一代屏下光学指纹的相关器件工艺等不同项目,包括从前期研发到大规模生产的工作,初步建立了汇顶科技的新器件工艺研发团队
报告摘要:
SiP封装(System In a Package系统级封装)是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能,这个是目前主流的SiP的定义,但是这个定义局限于电子系统级封装,本报告尝试通过部分实例,从另一个物理系统级封装的角度,来浅谈系统级封装的不同应用和发展。


4. 基于射频/毫米波应用的先进封装技术探讨
嘉宾介绍:

李君,博士,华进半导体封装先导技术研发中心有限公司北京分公司副主任,副研究员,硕士生导师。多年从事系统级封装相关领域研发工作,并侧重系统封装协同设计方法学和系统集成应用技术研究。特别针对面向5G、雷达系统、大数据等应用,深入开展Si基3D集成、扇出型封装应用技术研究。获得2016年度北京市科学技术奖(技术发明类)二等奖,2017年度中国电子学会科学技术奖(技术发明奖)二等奖。在国际国内刊物和会议上发表论文40余篇,申请发明专利20余项,合作撰写著作1本。

报告摘要:

IC封测是集成电路产业链三大组成部分之一,在整个中国集成电路产业中产值占比超过35%。随着5G通信、物联网、消费电子和大型数据中心等高端产品领域应用对先进封装技术需求不断提高。特别是以5G通讯、汽车雷达、短距离高速接入等为代表的射频/毫米波应用领域拓展,给先进封装技术带来了更大挑战。本报告针对射频/毫米波应用场景的特点,阐述其对封装技术的需求。并在射频/毫米波应用背景下,以Si基3D集成、扇出型封装技术、SiP封装、陶瓷封装等为例,以应用角度展开技术探讨。


5. 5G毫米波多通道相控阵收发芯片及中电55所研究进展
嘉宾介绍:


王冲,工学博士,毕业于东南大学射频与光电集成电路研究所,现为南京国博电子有限公司芯片设计工程师。曾任职于国内知名通信设备公司,从事手机和基站射频的研发。在无线通信、电磁场与微波、毫米波单片集成电路等领域有多年科研经验。承担并参与了国家重大专项子课题、863、国家预研等项目的研究工作,如国家重大专项“新一代宽带无线移动通信网”中的子课题、863项目“60GHz CMOS毫米波芯片的研制”,预研项目“硅基超高频射频集成电路关键技术-硅基Ka波段低成本T/R多功能芯片技术、硅基X、Ku低成本T/R多功能芯片技术研究”等,积累了丰富的微波毫米波电路设计经验。研制开发了用于5G毫米波的SiGe四通道相控阵收发芯片、X波段四通道相控阵收发芯片、Ku波段变频多功能芯片等多款多功能芯片,以及Ku波段频率综合器芯片,W波段功率放大器芯片等单功能电路。在国际国内期刊和会议上发表硅基芯片相关文章五篇,申请发明专利两个。

报告摘要:

无线通信发展的主要目标之一是提高数据传输速率,自从上世纪九十年代的第一代移动通信(1G)开始,目前已全面进入4G时代,在用户体验方面最明显的改变是通信速率的提升:从只支持语音通话到目前可以随时随地浏览视频及联网游戏等。目前,越来越多的应用需要更高的速率支撑,如4K高清视频、超高速下载、虚拟/增强现实、智能交通、远程医疗等等,5G系统提出的设计目标之一是提供比4G快十倍甚至百倍的传输速率,以满足更多的超高速应用。目前,绝大多数通信标准都集中在6GHz以下频段(Sub 6G),在频谱资源受限的条件下,通信系统中采用了多种技术,如高阶调制、多天线技术、多载波聚合等来提高系统的速率容量,但现有技术已不可能将容量再提升一两个数量级。根据香农定理,提高速率容量最直接的方式是增大信号传输的带宽,因而在目前低频段频谱已趋于枯竭的情况下,将通信的工作频段向高频段,例如毫米波频段推进是通信发展的必然趋势。相比低频段,毫米波频段拥有广阔的带宽资源,更适合于高速通信,目前已确定的5G毫米波频段包括26GHz和39GHz等。然而,毫米波通信也有其天然的缺陷,例如,毫米波信号的传播损耗比低频段高很多,也无法穿透障碍物等等,另外,毫米波器件的价格较昂贵。
针对毫米波传播损耗大的问题,目前通信界的一致观点是应运用大规模MIMO技术,即采用成百上千个收发通道组成大规模相控阵列,按相控阵的原理进行波束赋形,将信号的能量集中在一个方向传输,这样就可以对抗高频段的传播损耗。因而,实现5G毫米波通信的一个关键课题就是多通道相控阵收发芯片的研制。目前,在国际集成电路方面的刊物及会议上已报道了大量工作于毫米波频段的多通道相控阵收发芯片,其中爱立信与IBM合作在2017年的ISSCC(国际固态电路会议)上联合报道了一款16通道相控阵芯片,同时集成变频电路,它采用了0.13μm SiGe BiCMOS工艺,工作于28GHz频段,单通道的OP1dB和Psat分别为14dBm和16.4dBm,接收噪声系数为6dB,移相精度及误差分别小于5 °和1 °。在2018年的ISSCC上,高通报道了一款集成24个幅相通道以及变频电路、频率综合器的28GHz双极化相控阵收发机。采用28nm LP CMOS工艺,整个芯片的面积仅有4.9×6 mm2,每个通道的发射及接收功耗分别为90与42 mW,发射与接收链路的增益均达到了32dB以上,OP1dB高于12dbm,PAE@ P1dB-6dB>7.5%,这个芯片极小的单通道面积与低功耗使其更适合于产业应用。另外,Anokiwave公司发布的芯片型号AWMF-0108,是一个工作于28GHz频段的四通道相控阵芯片,在1.8V供电下,静态发射和接收模式的功耗分别是0.75W和0.54W,它具有9 dBm的OP1dB和5 dB的接收噪声系数,基本能满足小功率5G毫米波应用需求。国内的两大芯片设计厂商华为海思与紫光展锐也在积极开发自己的5G毫米波相控阵芯片,目前还没有对外的芯片产品报道。
在一个相控阵收发芯片中,核心的射频子单元电路包括功率放大器、低噪声放大器、移相器、数控衰减器及开关等,有时也将变频电路及频率源集成在一起,以上报道的几个实例中,均采用了硅/锗硅工艺实现所有的功能子电路。近年来,随着硅基半导体工艺的发展,毫米波相控阵收发芯片中的大部分电路均可用硅基工艺实现,这样可快速降低毫米波收发组件的成本。然而,从以上几个例子中也可看到,硅基功率放大器的线性输出功率很低,在功率需求较高的场合,比如要求功放OP1dB达到27dBm,这时只采用硅基工艺就很难满足要求。因而一种流行的方案是只采用硅基工艺实现驱动放大、移相、数控衰减和开关等小信号功能,前端的功率放大、低噪声放大和高功率开关采用砷化镓工艺,这样就同时发挥了两种工艺的优势,在成本与性能间取得了良好的折衷。
中国电子科技集团第五十五研究所及其下属的国博公司一直专注于毫米波MMIC的研发设计,在砷化镓基/硅基相控阵芯片与功率放大器芯片等领域具有雄厚的积淀。五十五所及国博公司积极开展5G毫米波相控阵收发芯片的研发,已取得了一系列的进展:已研制出了26GHz锗硅双通道相控阵收发芯片,测试结果表明其发射OP1dB达到了9dBm,接收噪声系数为5dB,而发射与接收增益均超过10 dB,支持六位衰减和移相;已设计完成的锗硅四通道相控阵收发芯片,仿真结果表明其发射OP1dB达到了16dBm,接收噪声系数为6dB,发射与接收增益均超过20dB,支持六位衰减和移相;在砷化镓收发前端芯片方面,设计了一款集成功率放大器、低噪声放大器与开关的MMIC,测试结果表明,功率放大器过开关后的OP1dB达到了25dBm,低噪声放大器加开关的噪声系数为3dB,发射与接收增益分别为23dB和26dB。在封装方面,拟采用晶圆级封装(WLCSP)技术,有效降低封装成本,并将硅基与砷化镓等不同类型的芯片同时倒装(Flip chip)在一块基板上,以将封装损耗减小到最低。

6. 高可靠电子元器件产品保证
嘉宾介绍:

郝乐,中国科学院微电子研究所博士,抗辐射集成电路设计专业,承担基础研究、产品研制、工程应用等多个国家省部级项目。01核高基重大专项静态存储器项目主设计师,设计出航天器用高可靠SRAM,可靠性指标达到国内领先水平。现任北京中科新微特科技开发股份有限公司副总经理,从事高可靠电子元器件质量控制,可靠性提升等工作。

报告摘要:

随着电子装备系统不断向高集成度、多功能、低功耗方向发展,迫切需要小型化、高性能、高效率、高可靠性的电子元器件。电子元器件是组成电子装备和系统的最小单元,电子元器件的可靠性决定了高可靠电子整机的可靠性,没有高可靠的电子元器件,设计再好的电子产品也难以发挥作用。元器件的质量控制贯穿其研制、生产、鉴定检验、应用验证、失效处置等产品全生命周期。为保证产品的可靠性,应制定相应的质量控制细则,控制元器件的设计、生产和检验过程。结合内在质量评价、二次筛选、破坏性物理分析、失效分析等手段、建立元器件质量跟踪数据库,从而形成闭环的控制系统,保证元器件的批次质量一致性。


7. High Throughput Low Cost Fan Out Wafer/Panel Level Packaging
嘉宾介绍:

Mr. Hao Tang previously worked at various engineering and management positions with Henkel Electronics Irvine and Fujitsu, focusing on material and process development for flip chip packaging, fan-out WLP, WLCSP, MEMS packaging, the 3D integration and thin substrate warpage control.  
Mr. Hao Tang received his Ph. D Mechanical Engineering from the State University of New York at Binghamton and his undergraduate degree from Tsinghua University China.

报告摘要:

扇出型晶圆级封装 (fan out wafer level packaging:FOWLP)不仅可以简化供应链的管理,而且大大降低了封装的制造成本。 不仅如此,扇出型晶圆级封装还可以实现更薄的封装尺寸并且可以在晶圆级实现各个系统的集成。 可以说,扇出型晶圆级封装技术正得到越来越多的应用, 并预计将在可预见的未来推动先进封装技术的增长。
不同于传统的晶圆级封装,扇出型晶圆级封装需要使用一个临时载体, 以支持逐级逐层制造的封装工艺。 先做再布线层 (RDL First) 是目前 FOWLP的两种主流封装技术之一。RDL First的主要优势是在塑封翘曲和芯片偏移发生之前, 就在平坦的刚性载体上直接制造再布线层(RDL)。 但是,RDL First工艺需要一个能在RDL制造过程中承受高温/高真空的涂覆在临时载片上的牺牲层材料,并在晶圆塑封之后进行拆键合并完全去除。由于牺牲层材料受到可供选择的化学系统的限制,目前的RDL First工艺的拆键合需要通过激光烧蚀牺牲层来实现。由于必须使用激光,从而进一步限制了临时载体必须选择玻璃。由于激光拆键合的设备和维护非常昂贵,而且限制了必须使用同样昂贵的特种玻璃作为临时载片,目前用于 RDL First的FOWLP 技术是一个非常昂贵的制程,而限制了这个工艺的普及。
本报告中将介绍一种新的、利用空气动力拆除临时载片的FOWLP的工艺技术。 通过一种新设计的优化的牺牲层材料, 气动拆键合技术不仅能兼容当前的 RDL First FOWLP 的制造工艺, 而且可以在室温下通过空气的喷射实现快速的载体拆除。气动拆键合通过喷射空气在载片和塑封晶圆之间流动,从下施加应力推动载片上行,在同时下压塑封的晶圆,最大限度地减少了晶片表面在分离时的的剥离应力。也不同于激光拆键合,气动拆键合在室温下进行,从而不会对晶圆局部加热和烧蚀, 而且也可以使用成本更低的硅片做为临时载片。本报告会通过一个两层RDL的量产FOWLP产品的制造,来完整介绍这个低成本而且高效的FOWLP制造工艺。

● 报名方式(截止日期:2018年11月4日):
  方法一:点击https://www.wjx.top/jq/28998941.aspx 报名;
  方法二:扫描以下二维码快速报名;


   方法三:点击http://www.ncap-cn.com/Upload/files/20181012_1.docx,下载报名回执并发送至xiaoyunzhang@ncap-cn.com 报名;

● 活动费用:
  门票:500元/人(含茶歇、自助午餐、自助晚宴) 
  以下单位可免费参加:1)国家集成电路封测产业链技术创新战略联盟成员单位;2)江苏省半导体行业协会成员单位;3)华进FOPLP二期项目联合体成员单位 


● 付款方式:

   方法一:银行转账(请备注:华进开放日会费) 

   公司名称:华进半导体封装先导技术研发中心有限公司
   公司地址:无锡市新区太湖国际科技园菱湖大道200号中国传感网国际创新园D1栋
   账    号:10635001040222409
   银行名称:中国农业银行股份有限公司无锡新吴支行
   银行地址:无锡新发汇融商务广场2号


   方法二:现场付款(支持现金或者刷卡)


● 联系方式:

  合作洽谈请联系:张女士 13921535040  xiaoyunzhang@ncap-cn.com
  活动报名请联系:张女士 13921535040  xiaoyunzhang@ncap-cn.com     
          孙女士 15161671816  xuyansun@ncap-cn.com 


● 如需住宿,可预订华进协议酒店
(预定时需报华进公司名字享受协议价格,住宿费用需自理)